PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-186910

(43)Date of publication of application: 14.08.1991

(51)Int.CI.

G05F 3/30 H01F 27/04

H01L 27/06

(21)Application number: 02-292187

(71)Applicant: SAMSUNG SEMICONDUCTOR INC

(22)Date of filing:

31.10.1990

(72)Inventor: CHENG FRED T

(30)Priority

Priority number: 89 438909

Priority date: 17.11.1989


Priority country: US

(54) CMOS BAND GAP VOLTAGE REFERENCE CIRCUIT

(57)Abstract:

PURPOSE: To improve the temperature stability by connecting the output terminal of an amplifier to respective bases of first and second bipolar transistors TRs to set the potential between the output terminal and the earth potential to a reference potential.

CONSTITUTION: Two branch parts connect a node in bases of TRs 106 and 108 and a node 117, and potentials on both sides of branch parts are equal, and the potential on both sides of one branch part is VBE108. With respect to that of the other branch part, voltage drop caused by traversing a resistance 116 is the sum of voltage drop caused by travsesing VR116 and VBE106. The mode 117 equalizes VR116+VBE106 and VBE108. Thus, VR116 equals to Δ VBE consequently, the temperature stability is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

BEST AVAILABLE COPY

個日本国特許庁(JP)

の特許出顧公開

平3-186910 @ 公開特許公報(A)

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)8月14日

G 05 F 3/30 H 01 F 27/04 H 01 L 27/06

8938-5H 7135-5E В

> 7735-5F H 01 L 27/06

審査請求 未請求 請求項の数 10 (全9頁)

69発明の名称

バンドギヤツブ基準

图特 頤 平2-292187

②出 顧 平2(1990)10月31日

優先権主張

❷1989年11月17日每米国(US)图438,909

何公発明 者

フレッド ツンーイエ アメリカ合衆国,カリフオルニア 95014,クパチーノ

ン・チエン

, ホーランデリー プレイス 7584

の出 願 人 サムソン セミコンダ アメリカ合衆国, カリフオルニア 95134-1708, サン

クタ,インコーポレイ ノゼ, ノース フアースト ストリート 3725

テツド

100代 理 人

弁理士 小橋 一男 外1名

1. 発明の名称

パンドギャップ芸学

2. 特許請求の顧囲

.1. CMOSバンドギャップ電圧基準回路に おいて、第一及び第二パイポーラトランジスタが 設けられており、前記第一及び第二パイポーラト ランジスタの夫々のコレクタへ接続されている二 つの出力ノードを持った電流.ミラーが設けられて おり、前記第一パイポーラトランジスタのエミッ 夕へ接続されている一端を持った第一抵抗が設け られており、前記第二パイポーラトランジスタの エミッタへ接続されると共に前記第一抵抗の他籍 へ接腕された一端を持っており且つ接地電位へ接 続された他端を持っている第二抵抗が設けられて おり、前記第二パイポーラトランジスタのコレク. タへ接続されている増幅器が設けられており、前 記墳幅器の出力増は前記第一及び第二パイポーラ トランジスタの夫々のペースへ接続されており、 且つ前記出力機と接地電位との間の電位が基準電 2. 特許額求の範囲第1項において、前記第 一及び第二パイポーラトランジスタのベース・エ ミッタ接合面積及び前記第一及び第二抵抗の値。

$$\frac{\partial V_{REF}}{\partial T} = \frac{\partial V_{RE,E}}{\partial T} + \left[\frac{R_1}{R_2} \varrho n(n)\right] \frac{\partial V_T}{\partial T}$$

に従って選択した 9Vssァ / 9Tを発生すべく選 択されており、尚Vazz は前記第二パイポーラト ランジスタのベース・エミック接合電位であり、 R, 及びR, は前記第一及び第二抵抗の夫々の抵 抗値であり、nは前記第二パイポーラトランジス タのベース・エミック面積に対する前配第一パイ ポーラトランジスタのベース・エミッタ面積の比 であることを特徴とする回路。

3. 「特許額求の範囲第2項において、前記選 択した O V *** / O T が O であることを特徴とす。

4. 特許請求の範囲第3項において、前記第 一及び第二パイポーラトランジスタのペース・エ

特別平 3-186910(2)

ミック接合面積及び前記第一及び第二抵抗の値が、次式

$$V_{REP} = V_{REB} + \left[\frac{R_1}{R_2}e n(n)\right] V_T$$

に従って選択したVasァを発生すべく選択されて いることを特徴とする回路。

3

タを具備しており、コレクタをVCCへ接続しており、ベースを前配第六MOSトランジスタのソースへ接続しており且つエミックを前記第一及び第二横方向NPNトランジスタの夫々のベースへ接続している寄生NPNトランジスタが設けられており、前配エミッタと接地電位との間の電位が基準電位であることを特徴とする回路。

6. 特許請求の範囲第5項において、前記第一及び第二積方向NPNトランジスタのベース・エミック機合面積及び前記第一及び第二抵抗の値が、次式

$$\frac{\partial V_{mxr}}{\partial T} = \frac{\partial V_{mxs}}{\partial T} + \left[\frac{R_1}{R_2} e \, n \, (n) \right] \, \frac{\partial V_T}{\partial T}$$

に従って選択した OV max / OTを発生すべく選択されており、 尚 V max は前記第二機方向 N P Nトランジスタのベース・エミック接合電位であり、 R i 及び R z は前記第一及び第二抵抗の夫々の抵抗値であり、 且つ n は前記第二機方向 N P N トランジスタのベース・エミック面積に対する前記第一機方向 N P Nトランジスタのベース・エ

接続している第三MOSトランジスタと、ソース を前記第三MOSトランジスタのドレインへ接続 しておりゲートを前記第二MOSトランジスタの ゲートへ接続しており且つドレインを前記第二機 方向NPNトランジスタのコレクタへ接続してい る第四MOSトランジスタとを具備しており、一 維を前記第一横方向NPNトランジスタのエミッ タへ接続している第一抵抗が設けられており、一 端を前記第一抵抗の他端へ接続すると共に前記第 二横方向NPNトランジスタのエミッタへ接続し ており且つ他端を接地電位へ接続している第二抵 抗が叙けられており、第三カスコードCMOS増 **幅捌が設けられており、前配第三カスコードCM** OS増幅器が、ソースをVCCへ推載しており且 つゲートを前記第一MOSトランジスタのゲート へ接続している第五MOSトランジスタと、ソー スを前記第五MOSトランジスタのドレインへ接 続しており、ゲートを前記第二横方向NPNトラ ンジスタのコレクタへ接続しており且つドレイン を抽地電位へ接続している第六MOSトランジス

ミック面積の比であることを特徴とする国路。 ′

- 7. 特許請求の範囲第6項において、前記選択した & V x = x / & T の確は 0 であることを特徴とする同時。
- 8. 特許請求の範囲第7項において、前記第 一及び第二機方向NPNトランジスタのペース・ エミック接合面積及び前記第一及び第二抵抗の値 が、次式

$$V_{REF} = V_{REE} + \left[\frac{R_1}{R_2} \ell n(n)\right] V_T$$

に使って選択したVary を発生すべく選択されていることを特徴とする回路。

- 9. 特許請求の範囲第8項において、前記第一及び第二カスコード CMOS 増幅器を具備する回路部分が対称的な構成であり、且つ前記第一、第二、第三及び第四MOSトランジスタが大面積トランジスタであることを特徴とする回路。
- 10. CMOS バンドギャップ電圧基準回路に おいて、第一及び第二パイポーラトランジスタが 設けられており、選択した温度範囲に亘って前記

第一パイポーラトランジスタのコレクタへ電復を 供給する手段が設けられており、前記遺択した温 食範囲に亙って前記第一電流の大きさと等しい大 きさを持った第二電流を前記第二パイポーラトラー: ンジスタのコレクタへ供給する手段が設けられて おり、前記第二パイポーラトランジスタにおける 電流密度と異なった電流密度を前記第一パイポー ラトランジスタ内に確立する手段が設けられてお り、前記確立する手段を横断しての電圧降下及び 朝記第一パイポーラトランジスタのペース・エ ミッタ接合を横断しての電圧降下の関数である電 圧降下を発生する手段が設けられており、前記電 圧降下発生手段は前記第二パイポーラトランジス タのエミッタへ接続されており、前足第二パイ ポーラトランジスタのコレクタにおける電圧を増 幅する手段が設けられており、前記増幅された電 圧は基準電位であり、前記増幅した電圧を辞記第 一及び第二パイポーラトランジスタのベースへ供 給する手段が設けられていることを特徴とするC MOSバンドギャップ電圧基準回路。

7

タは、そのエミッタ、ペース及びコレクタが、夫々、ソースードレインN+領域、Pウエル領域、及びNーシリコン基板に対応する模型トランジスタのコレクである。これらの寄生機型トランジスタのコレクタは基板内にあり、従って該トランジスタは、共通コレクタ形態において使用する場合にのみ週用可能である。

 3、発明の詳細な説明

技術分野

本発明は、パンドギャップ基準電圧を発生する CMOS回路に関するものであって、更に詳細に は、初期電圧基準エラー及び温度ドリフトを低下 させたパンドギャップ基準回路に関するものである。

従来技術

基準電圧回路は多くの目的のために集積回路投計者によって使用されており、それらの目的としては、例えばアナログ・デジタル変換器、開整で設、比較器回路、あるタイプの論理回路は、「パンドギャップ」基準回路であり、それはVaxが回路としても知られており、それはVaxが回路としても知られており、た正の温度係数を具の係数と同一の大きさを持った正の温度係数を具の値である。

スタンダードなCMOSプロセスから得られる 一つのタイプの寄生NPNパイポーラトランジス

8

する.

$$\Delta V_{ex} = V_{exe} - V_{exe} = \left(\frac{RT}{g}\right) g_{n} \left(\frac{I_{n}}{I_{n}} \frac{A_{n}}{A_{n}}\right)$$

尚、Tは絶対温度であり、kはポルツマン定数であり、aは電子電荷であり、aして・ノェ。

A。 / A。 は、夫々、トランジスタ8及び6の電 液とエミッタ面積の比である。

トランジスタ6及び8の間のベース・エミッタ 電位における差Δ V sizは、正の温度係数を存する 抵抗24を横断して表われる。 V mis。 を発生する 電流も抵抗20を介して流れるので、正の温度係 数を持った Δ V mixは抵抗22を横断して課され る。抵抗20及び22がマッチされており且つ ノード27及び28における電位は等しく維持して れるので、 ム V mixに由来する正の温度係数も抵抗 22を横断して課される。 V mixe は負の温度係数 であるので、その一つを他のものをオフセットす るために使用することが可能である。

しかしながら、増幅器26として使用するのに 適した理想的なCMOS増幅器は入手可能なもの

1 1

$$\frac{\partial V_{ner}}{\partial T} = \frac{\partial V_{ner}}{\partial T} + \left[\frac{R_{**}}{R_{**}} \mathcal{L}_{n}(n) \right] = \frac{\partial V_{\top}}{\partial T} + \left(1 + \frac{R_{**}}{R_{**}} \right) \frac{\partial V_{**}}{\partial T}$$

$$\cdot \cdot \cdot \cdot \cdot (3)$$

理解される如ぐ、オフセット電圧温度依存性の 項 $\partial V_{\bullet \bullet} / \partial T$ は、 $(1 + R_{\bullet \bullet} / R_{\bullet \bullet})$ の比で乗 算されており、そのことは、バンドギャップ基準 回路 $1 \cdot 0$ の性能を更に劣化させる。

バンドギャップ基準回路10の性能限界を認識して脱つかのアプローチが取られている。一つのアプローチが取られているとのアプローチは増幅器26の特に顕著な物束条件を設することとなる。何れの場合においても、温度な存性人類でよっトでも影響を与える原因の多くは処理上においても影響を受けるものである。別のアプローチは、1983年3月1日に発行された米国特許第4.375,596号(U1mer et a 1 .)によって代表される。このアプローチ及びそのの関係なアプローチは、回路の複雑性を増加させ且

ではない。実際的な C M O S 差動増幅器は、温度 依存性入力オフセット電圧を存しており、それは パンドギャップ基準回路 1 の実効性を低下させ る。パンドギャップ基準回路 1 0 上の入力オフ セット電圧 V O S の効果は次式によって与えられ

$$V_{\text{mar}} = V_{\text{sta}} + \left[\frac{R_{\text{max}}}{R_{\text{max}}} \mathcal{L}_{\text{n}}(n) \right] V_{\text{v}} + \left(1 + \frac{R_{\text{max}}}{R_{\text{max}}} \right) V_{\text{om}}$$

$$. . . (2)$$

更に、入力オフセット電圧は温度依存性である。パンドギャップ基準回路10に関するこの温度依存性の効果は次式で与えられる。

1 2

つチップのコストを増加させるものである。

最近、寄生構方向NPNトランジスタが改善さ れたCMOSバンドギャップ基準回路の構成にお いて使用されている。このような国路の二つのも のが、Degrauwe et al. 「横方向 パイポーラトランジスタを使用したCMOS電圧 基準 (CMOS voltage refere nces using lateral bip olar transistors)], IEE E.・ジャーナル・オプ・ソリッド・ステート・サ ーキッツ、Vol.SC-20、No.67、1 985年12月、pp・1151-57の文献に 開示されている。上記文獻の第7(a)図及び第 7 (b) 図に示される如く、これらの回路は、電 遺ミラーと、出力増幅器と、電圧制御型電流源と 結合して横方向パイポーラトランジスタを使用し ている。しかしながら、電圧制御型電液源自身は かなり複雑であり、5個の付加的な抵抗及び付加 的な構方向トランジスタによって実現されてい る。したがって、パンドギャップ回路の寸法は増

特別平 3-186910(5)

加されている。

且的

本発明は、以上の点に重みなされたものであって、上述した如き従来技術の欠点を解消し、改善した湿度安定性を具備する比較的納単な低コストの CMOSバンドギャップ基準回路を提供することを目的とする。

雅 成

15

スタ106及び108のエミッタ回路内に設けられている。単位利得増幅器120は、その入力増をトランジスタ108のコレクタへ接続しており、且つその出力増129においてVmerを供給する。Vmerは、トランジスタ106及び108の失々のベースへフィードバックされる。

バンドギャップ基準回路 1 0 0 の動作は以下の如くである。トランジスタ 1 0 6 及び 1 0 8 は V m er によって駆動される。トランジスタ 1 0 6 が電流ミラー 1 1 0 のソース 1 1 2 からの電流の増分的な量を引出すと、ソース 1 1 4 はトランジスタ 1 0 8 内へ等しい増分の電流を発生する。従って、電流ミラー 1 1 0 は、トランジスタ 1 0 6 のコレクタへの電流 I 1 1 2 とトランジスタ 1 0 8 のコレクタへの電流 I 1 1 4 とを等しいものとさせる。

トランジスタ106及び108は実質的に同一の拡散分布状態で製造される。エミッタ面積における差異のために、トランジスタ106及び108のペース・エミッタ領域を検断しての電流密度

いる。該増幅器出力増と接地電位との間の電位が 基準電位である。

実施係

以下、退付の図面を参考に、本発明の具体的実施の整様について詳細に説明する。

16

は等しくない。電流密度が異なるので、次式で与えられる如く、トランジスタ106及び108の ベース・エミッタ接合を横断しての電位は異なる。

$$\Delta V_{NE} = V_{NE100} - V_{NE100} = \left(\frac{KT}{g}\right) 2 n \left(\frac{J_{100}}{J_{100}}\right)$$

特閣平 3-186910(6)

V mileを発生する電波も、抵抗118を横断して電圧降下を発生し、それは△V mmの符号から明らかな如く、正の温度係数を有している。△V mm に由来するこの正の温度係数は、抵抗118を横断して印加され、且つV mmineの負の温度係数をオフセットする効果を有する。

Vaseの値は、次式に従って決定される。

$$V_{\text{eff}} = V_{\text{eff}} + \left[\frac{R_{\text{tot}}}{R_{\text{tot}}} \mathcal{L}_{\text{fi}}(n) \right] V_{\text{fi}}$$

$$\cdots \qquad (6)$$

間、 n はトランジスタ106及び108のエミッタ面積の比である。その適宜の比は、失々のベース・エミッタ領域を適宜寸法決定することにより、又は適宜の数の同一のトランジスタを並列的に接続することによって確立される。

バンドギャップ 基準回路 1 0 0 の温度安定性は 次式によって与えられる。

1 9

37へ発生させる。

電流ミラー110におけるオフセットを減少させるために、電流ミラー110は、可及的に対称的であるように構成されており、且つトランジスタ130。132、134、136は大面積トランジスタとして構成されている。VCC変動に対する路度を最小とするために、トランジスタ130及び134は完全な飽和領域で動作される。

増幅器120は従来の二段ソースホロワ増幅器である。第一段PMOSトランジスタ138のゲートは、トランジスタ108のコレクタへ検抜されており、且つそのドレインは接地へ接続される。第二段の従来の寄生縦型NPNトランジスタ140のベースはトランジスタ138のソーて低出力インピーダンスを与え、それからVuェァがとられる。トランジスタ140のコレクタはチップの基板内にあり、該番板はVCCへ接続されている。MOSトランジスタ139は、VCCとトランジスタ138のソースとの間に接続されてお

$$\frac{\partial V_{REF}}{\partial T} = \frac{\partial V_{\bullet R100}}{\partial T} + \left\{ \frac{R_{110}}{R_{110}} \ell n (n) \right\} \frac{\partial V_{\tau}}{\partial T}$$

. . . (7)

第3回に示したパンドギャップ基準回路100の詳細な極略図は第2回の振略図と同様であるが、電流ミラー110及び増幅器120を詳細に示した点が異なっている。電流ミラー110は、従来のカスコード構成のCM0S電流ミラーである。寄生NPNトランジスタ106が、基準PM0Sトランジスタ130及び132を介して増分的な電流を流す場合、トランジスタ対130、134及び132、136のソース・ドレイン電圧は等しく増加される。従って、トランジスタ134及び136は、ほぼ回じ増分の電流をノード1

2 0

り、電流経路を与えている。トランジスタ139 のゲートは、電流ミラー110のトランジスタ130及び134のゲート回路へ接続されており、 電流ミラー110はトランジスタ139の動作を 深い飽和状態に維持する。

横方向トランジスタ106及び108の適切な動作のために、VCCが基板へ印加され、それは関連する概型トランジスタのコレクタ126及び128を形成しており、且つ夫々のゲート122及び124はそれらのスレッシュホールド電圧以下にパイアスされる。後者は、例えば、ゲート122及び124を接触104へ図示した如くに接続することにより、又は夫々、トランジスタ106及び108のエミッタへ接続することによって達成される。

トランジスタ106及び108として使用するのに適したトランジスタ200を第4回に示してある。トランジスタ200は、PウエルCM0Sプロセスで実現されるが、その他のCM0Sプロセスを使用することも可能である。Pウエル20

4がN-基板202内に設けられている。横方向 寄生NPNトランジスタが、エミッタとして推覧 する円形状のN+拡散領域206と、その周りの ペースとして機能するP-ウエル204のリング 状Pー領域210と、その周りのコレクタとして 機能するリング状N+拡散領域212とを有する 208を介してペース210への接続が形成され ている。ポリシリコンゲート216が、ベース2 10の上に設けられており、且つゲート酸化膜 2 18によってそれから絶縁されている。縦型寄生 NPNトランジスタが、エミッタ206ヒベース としての基板202の間のPウェル204の領域 2 1 4 を使用して、エミッタ206と基板202 から得られている。領域214への接続は、P+ 領域208を介して形成されており、且つ基板2 02への接続はN+ドープ領域220を介して形 成されている。寄生トランジスタ200がトラン ジスタ106又は108として使用される場合、 梃型トランジスタよりも横方向トランジスタの方

2 3

VCC=5. 0 V及びVarr = 1. 235 Vの ・場合の、パンドギャップ基準回路100に対する 典型的な値は以下の如くである。トランジスタ 1 0 6 は、 8 関の個別的なトランジスタとしてレイ ` アウトされている(n = 8)。トランジスタ10 8 は、個別的なトランジスタとしてレイアウトさ れている。トランジスタ108及び結合してトラ ンジスタ106を形成する個別的トランジスタは 央質的に同一である。トランジスタ140は、良 好な駆動能力を与えるような超様で実現される。 これは、複数個の個別的なトランジスタを並列的 に結合させるか、又は駆動能力をブーストするた めに大きなエミッタ面積を有するトランジスタを レイアウトすることによって行われる。抵抗11 6 及 U 1 1 8 は、 夫々、 1 0 0 0 Ω 及 U 7 5 0 0 QのP+抵抗である。従って、R118/R11 6の比は7.5である。電流ミラー110におけ るオフセットは、該電流ミラーを可及的に対称的 であるように構成することによって最小とされて いる。更に、各トランジスタ130, 132, 1

がより重要であるので、ベース 2 1 0 の(町ち、ゲート 2 1 6)の長さが最小とされており、且つエミッタ 2 0 6 の周辺対数面の比が最大とされている。公知の任意の適宜の態様で、種々の領域2 0 6 、2 0 8 、2 1 2 、2 1 6 、2 2 0 ヘコンタクトが形成されている。

2 4

34、136は大きな面積で構成されている。バンドギャップ基準回路100はトリミングを必要とするものではない。なぜならば、基準発生回路 経路内にはオフセット項が存在しないからである。

以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに穏々の変形が可能であることは勿論である。例えば、本発明は、使用したトランジスタ200の特定のタイプによって制限されるべきものではなく、又何れかの特定の抵抗値及びバイアス電圧値に制限されるべきものではない、

4. 図面の簡単な説明


第1図は、従来のパンドギャップ基準回路の復 略図、第2図は本発明の一実施例に基づいて構成 されたパンドギャップ基準回路の一般化した優略 図、第3図は第2図のパンドギャップ基準回路の 詳細な機略図、第4図は第2図のパンドギャップ 基準回路において使用される寄生NPNトランジスタの一部の断菌を示した霰略斜視図、である。 (符号の説明)


1 0 0 : 基準電圧回路 1 1 0 : 電流ミラー 1 2 0 : 増級器

特許出職人 サムソン セミコンダクタ タ インコーポレイテッド ド

四 小桶正明

2 7








FIGURE 4

BEST AVAILABLE COPY